FPGAで使用されるVHDLのソースファイルからテストベンチのテンプレートを自動で作成するrubyソースコード。 windowsで実行するためのexeファイル(vhd2tbtmpl.exe)を追加した。 DOS窓にVHDLのファイル名(ex test.vhd)を入力するか、ファイルをドラッグアンドドロップすることにより、VHDLのテストベンチテンプレートを自動で生成することができます。 ファイル名を入力するだけのシンプルなソフトウェアになっています。
test.vhdファイルがexeファイルと同じフォルダに存在するとすると、自動で生成されるVHDLのテストベンチテンプレートのファイル名はtb_test.vhdとなります。
ex) test.vhd -> tb_test.vhd
バッチファイル(run_vhd2tbtmpl.bat)を使用することにより、ファイルが複数ある場合でも連続してVHDLのテストベンチテンプレートを作成することが可能です。
vhd2tbtmpl_v0.0.6リリース。
信号名と入出力をcsvに吐き出すようにした。
信号名と入出力をcsvに吐き出すようにした。
ex)test.vhd -> test.csv
"Name", "入出力", "備考"
"clk", "in", ""
"rst_n","in", ""
"dout", "out", ""