Download
Entwicklung
Konto
Download
Entwicklung
Anmelden
Vergessen Konto/Passwort
Konto erstellen
Sprache
Hilfe
Sprache
Hilfe
×
Anmelden
Anmeldename
Passwort
×
Vergessen Konto/Passwort
Übersetzungsstatus von Deutsch
Kategorie:
Software
Personen
PersonalForge
Magazine
Wiki
Suche
OSDN
>
Finden Software
>
Scientific/Engineering
>
Electronic Design Automation/Assistance (EDA)
>
CSV-Verilog Maker II
>
Download von Dateienliste
>
Paket Verilog Source Maker
>
Version 1.01
CSV-Verilog Maker II
Beschreibung
Projekt Zusammenfassung
Entwickler-Dashboard
Web-Seite
Entwickler
Bildergalerie
RSS Feed-Liste
Aktivität
Statistiken
Historie
Downloads
Aller Releases-Liste
Statistiken
Quellcode
Quellcode-Repositorys-Liste
CVS
Repository ansehen
Ticket
Ticket-Liste
Liste der Meilensteine
Typenliste
Komponentenliste
Liste der zuletzt benutzten Tickets/RSS
Neue Ticket abschicken
Dokumente
Kommunikation
Foren
Forum-Liste
Hilfe (1)
Offene Diskussion (1)
Mailinglisten
Alle Mailinglisten
Neuigkeiten
RSS
Zurück zur Release-Liste
Downloadliste
Projektbeschreibung
CSV-Verilog Maker IIはCSVプリプロセッサ上で動作するプログラムです。
Excelで検証内容や設計内容を記載し、Verilogに変換するソースコード自動生成プログラムです。
Systemanforderungen
Die Systemvoraussetzungen sind nicht definiert
Bewertung
Durchschnittlich
5.0
3 Insgesamt
5 Sterne
3
4 Sterne
0
3 Sterne
0
2 Sterne
0
1 Stern
0
Ihr Bewertung
Rezensionen verfassen
×
Ihr Bewertung für CSV-Verilog Maker II
Ihr Bewertung?
You are not logged in. To discriminate your posts from the rest, you need to pick a nickname. (The uniqueness of nickname is not reserved. It is possible that someone else could use the exactly same nickname. If you want assurance of your identity, you are recommended to login before posting.)
Anmelden
Nickname
Allgemeiner Kommentar (Erforderlich)
Stärken
Schwächen
CSV-CPU Maker II
1.07a
1.06
1.05
1.04
1.02
1.01
1.00
CSV-CPU Maker (Old Version)
1.02
CSV-SystemC Maker II
0.94a
0.95a
CSV-Verilog Maker II
1.28a
1.28
1.27
1.26b
1.26a
1.26
1.25
1.24
1.23
1.22
1.21
1.20d
1.20c
1.20b
1.20a
1.20
1.19a
1.19
1.18
1.17a
1.15
1.14
1.13a
CSV-Verilog Maker (Old Version)
1.00
sample
20090622-1
SystemC Source Maker
1.08
1.07
1.06
1.05
1.04
1.03
1.01
1.00
verilog_model
1.03
1.02
1.01
1.00
Verilog Source Maker
1.01
1.00
Veröffentlicht: 2014-07-12 23:14
Verilog Source Maker 1.01
(1 files
Verstecken
)
Versionsanmerkungen
Keine Versionsanmerkungen
Änderungsprotokoll
Keine Änderungsprotokoll