Einfache Projektliste Software-Karte

23 Projekte im Ergebnis
Letztes Update: 2019-05-11 08:40

Verilog Tool Framework

vrqはverilogを処理するためのプラグインツールをサポートするverilogパーサーです。現在のプラグインにはXの伝播を実行するため、および自動階層を構築するためのツールが含まれます。

Letztes Update: 2009-08-30 05:19

verilog compiler

Java と JavaCC を使用して書かれて verilog の言語のコンパイラです。ネットリスト, セルのすべての接続の ascii テキスト ファイルを生成します。それは多くのモジュールで構成されています、非常に大規模な回路をコンパイルできます。

(Machine Translation)
Letztes Update: 2018-09-24 18:25

Welec W2000a

ファームウェア開発/デジタル ・ ストレージ ・ オシロ スコープ「Welec 2000 a シリーズ」のための改善。

(Machine Translation)
Letztes Update: 2015-08-26 05:22

Icarus Verilog

Icarus Verilogは、IEEE1364-2005の拡張機能を含むIEEE-1364 Verilog HDLをサポートするオープンソースのVerilogコンパイラです。

Letztes Update: 2009-01-08 03:13

VeriWell Verilog Simulator

!VeriWell 完全 Verilog シミュレータです。それはほぼすべての IEEE1364-1995 年標準として PLI 1.0 をサポートします。はい、!VeriWell * は * 1990 年半ばに源泉ソリューションによって販売されたとトーマス ・ Moorby の本に含まれていた同じシミュレータ

(Machine Translation)
Letztes Update: 2015-12-10 04:26

ghdl-updates

GHDL は主要なオープン ソース VHDL シミュレータです。しかしそれは近年少し発展してきたし、[/projects/freshmeat_gcc/ gcc] の新しいバージョンでビルドすることは困難です。Gcc - 最初の gcc4.8 を一緒に来ると、新しいリリースで最新の状態に維持を目指します。またように修正と機能拡張できるようにします。Http://home.gna.org/ghdl/で元 ghdl ウェブサイト操作に残りますが、このプロジェクトの背後に遅れることがあります。現時点では、ここから GHDL を取得 Mercurial リポジトリからスナップショットを引っ張ってくると、ソースからのビルドを意味します。我々 は「ファイル」セクションでは、スナップショットのソースを配置しても、我々 はあまりにもそれらを追加バイナリのビルドが利用可能になった。詳細については、Wiki をご覧ください: https://sourceforge.net/p/ghdl-updates/wiki/

(Machine Translation)
Letztes Update: 2010-08-06 16:26

Pulse Programmer

科学的な実験、特に量子計算と量子情報処理のためのプログラマブルシグナルジェネレータと RF シンセサイザーです。ハードウェア、ファームウェア、ソフトウェア、およびオープン ソース ライセンスの下ですべてのドキュメントが含まれています。

Letztes Update: 2014-04-03 09:35

GXSM

GXSM - Gnome X 顕微鏡: マルチ チャンネル画像とベクトル プローブ データ獲得と可視化システムもスパ LEED が SPM 技術 (STM、AFM.) のために設計。プラグイン インターフェイス ユーザー アドオン データ処理と特別なハードウェアや楽器サポートことができます。いくつかのハードウェア オプションに基づいてそれ最も柔軟で適応的に市販の DSP ハードウェアと低レベル信号処理タスクと楽器の提供もオープン ソース コード コントロールのサポート。すべての最新ソフトウェア CVS のみまたはライブ デモ/インストール CD を介して入手可能です: http://www.ventiotec.de/[/projects/freshmeat_linux/ linux]/GXSM-Linux.iso

(Machine Translation)
Letztes Update: 2012-04-26 07:35

SystemVerilog FrameWorks(TM)

これはツールというベース検証環境を開発しているエンジニアを支援するためにコードのライブラリのコレクションです。コンポーネントにはユーティリティ ライブラリ、スコアボードおよびシャット ダウンのマネージャー実装、登録ツールなどが含まれます。

(Machine Translation)
Letztes Update: 2009-06-29 06:48

crc-gen-verilog-vhdl

CRC の発電機は任意データ幅 1 ~ 1024年の CRC の Verilog または VHDL コードを生成するコマンド ライン アプリケーションと多項式幅 1 ~ 1024年です。コードは、Win32 では、簡単に他のプラットフォーム用ポータブル バスの C で書かれて

(Machine Translation)
Entwicklungsstatus: 5 - Produktion / stabil
Betriebssystem: Windows XP
Programmiersprache: C, VHDL/Verilog
Benutzerschnittstelle: Command-line
Letztes Update: 2013-04-29 01:25

Anie

デジタル システムの電子と PID 制御および数種の植物 (DC ブラシレス、磁気浮上) の監視を実行するザイリンクスの Sparten 3E 開発キットに基づく VHDL 記述。

(Machine Translation)
Entwicklungsstatus: 1 - Planung, 2 - Pre-Alpha, 3 - Alpha
Zielbenutzer: Bildung
Programmiersprache: MATLAB, Ruby, VHDL/Verilog
Benutzerschnittstelle: GTK+
Letztes Update: 2007-07-14 03:18

FALCON Object Recognition System

これは認識システムをオブジェクト賞を受賞したファルコンです !6 倍以上、CMUCam の raw 解像度と最大 12 の異なるオブジェクトを同時に追跡可能なこれはそのクラスで最も強力なビジョン システムです。

(Machine Translation)
Letztes Update: 2011-11-30 06:19

vhdl npp plugin

そのためメモ帳 + + 偽り emacs で利用できる 1 つである VHDL プラグイン (選択されたエンティティ ポートをコピーして instatiation、信号やテストベンチとして貼り付ける)

(Machine Translation)
Letztes Update: 2008-12-20 20:57

Synthesia synth platform

Synthesia は、オープン ハードウェア/ソフトウェア プラットフォーム組み込みプロセッサにスタンドアロン シンセサイザーなどのオーディオ デバイスを作成する対象としています。

(Machine Translation)
Letztes Update: 2012-12-06 07:20

MiniLA - logic analyzer SW & HW

MiniLA ロジック アナライザ ソフトウェアおよびハードウェア

(Machine Translation)