最近の更新 (Recent Changes)

2017-06-10
2015-11-04
2014-10-14
2014-07-01
2014-06-29

Neueste Datei-Release

TimingChartViewer (r245)2012-02-15 00:10
isesimutil (r230)2012-01-01 23:07
nbox_util (r247)2012-03-11 22:19
noodlybox (0012)2010-01-01 19:46

Wikiガイド(Guide)

サイドバー (Side Bar)

UseHowto

インストールに関しては InstallHowtoを参照してください。以下は、すでにインストールが済んでいて、noodlyboxディレクトリが存在することを前提にして記述してあります。

20100113注:ここの記述、今となってはちょっと古いですので、ImplementationByPipeもあわせてお読みください。

ディレクトリ構成

/
 bin/   rubyで作成した自動化スクリプトなど
 c/     ライブラリ的なC言語ヘッダとその実装
 etc/   各makefileから参照される、makerule
 model/ NOODLYBOX本体と、クロック生成モデル
 tcl/   fsm.tcl
 sample/
        makefile群
        自動作成系tclスクリプト群
        sスクリプト
        c/       レジスタアクセスするサンプルプログラム
        rtl/     fpga実装のサンプル
        model/   テストベンチトップ階層など
        msim/    自動作成される(VHDL用)
        ise/     自動作成される(VHDL用)
        isesim/  自動作成される(VHDL用)
        pkg/     自動作成される(VHDL用)
        msimv/   自動作成される(Verilog HDL用)
        isev/    自動作成される(Verilog HDL用)
        isesimv/ 自動作成される(Verilog HDL用)

MinGW32のプロンプトを起動する

以降の説明で「MinGW32のプロンプトを起動します。」と書いてある個所は、これを省略したものと考えてください。

  1. msys/msys.batをダブルクリックして、MinGW32のプロンプト(rxvt)を開きます。
  2. cdコマンドでnoodlybox/sampleディレクトリまで移動します。
  3. 以下のコマンドを打ち込みます。
    . settings.sh
    

Verilog版について

以降の説明はすべてVHDL版に関してのものになっています。

  • Verilog HDL用のプロジェクトファイルを作るには、「make ~-vhdl」の代わりに「make ~-verilog」とします。また、自動生成されるディレクトリ名の後ろにvが付きます。

例えば、「make msimproj-verilog」で、「msimv」ディレクトリにModelSIMプロジェクトが作成されますので、適当に読み替えてください。

ModelSIM用のプロジェクトファイルを作る

  1. MinGW32のプロンプトを起動します。
  2. 以下のコマンドを打ち込みます。sample/msim/noodlybox.mpfが作成されます。
    cd sample
    make msimproj-vhdl
    

msimディレクトリおよびその中身は自動生成されたものなので、最初からやり直したい場合にはmsimディレクトリごと削除すればOkです。

ModelSIMでシミュレーションしてみる

  1. MinGW32のプロンプトを起動します。
  2. 以下のコマンドを打ち込みます。accessfpga.exeが作成されます。
    cd sample/c
    make
    
  3. エクスプローラ上で、sample/msim/noodlybox.mpfをダブルクリックします。
  4. ModelSIMが起動したら、Transcriptウィンドウに以下を打ち込むと、シミュレーションが行われます。自動的に停止するので、気長にお待ちください。
    do ../s
    do fsm.tcl -c ../c/accessfpga.exe
    
  5. 結果は波形と、sample/msim/accessfpga.logで確認できます。accessfpga.logは、sample/c/accessfpga.cでfprintf()をしている個所からの出力です。

ISE Simulator用のプロジェクトファイルを作る

  1. MinGW32のプロンプトを起動します。
  2. 以下のコマンドを打ち込みます。sample/isesim/tSAMPLEFPGA.prjが作成されます。
    cd sample
    make isesimproj-vhdl
    

isesimディレクトリおよびその中身は自動生成されたものなので、最初からやり直したい場合にはisesimディレクトリごと削除すればOkです。

ISE Simulatorでシミュレーションしてみる

  1. MinGW32のプロンプトを起動します。
  2. 以下のコマンドを打ち込みます。accessfpga.exeが作成されます。
    cd sample/c
    make
    
  3. 以下のコマンドを打ち込みます。シミュレーションが行われ、波形ビューワが起動します。
    cd ../isesim
    make view
    
  4. 結果は波形と、sample/isesim/accessfpga.logで確認できます。accessfpga.logは、sample/c/accessfpga.cでfprintf()をしている個所からの出力です。

もし、fsm.tclが「cmdlineパッケージが無い!」という趣旨のエラーメッセージで終了する場合は、InstallHowtoの「ISE SimulatorへのTcl libraryのインストールの仕方」を参考にしてください。

ISE用のプロジェクトファイルを作る

  1. MinGW32のプロンプトを起動します。
  2. 以下のコマンドを打ち込みます。sample/ise/samplefpga.iseが作成されます。それなりに時間がかかるので、気長にお待ちください。
    cd sample
    make iseproj-vhdl
    

ISEでbitファイルを作ってみる

  1. エクスプローラ上でsample/ise/samplefpga.iseをダブルクリックします。
  2. Project Navigatorが起動したら、画面下側にある「Tcl Shell」のタブをクリックします。
  3. Tcl Shellに対して、以下のコマンドを打ち込みます。
    source ../s
    gp
    

なお、ISEプロジェクト自動生成のデモを目的としたサンプルであり、ピン配置などの設定をまったく行っていないため、bitファイルができてもそれ自体は役に立ちません。

ぜひあなたのプロジェクトで使ってみてください!

実際に試してみてお気に召したならば、sampleをたたき台にして改造してみてください。
もしも、既存のプロジェクト*1に対して導入したいのならば、 IntroduceHowto を参照してください。

  1. *1既に検証環境が構築済みのプロジェクト、という意味です。